我写了a简单verilog程序，问了a简单verilog-1/一个问题。用verilog来编一个二分程序requirement简单通俗易懂，如果有解释就更好了，模块(CLKIN，activehighoutButtclkout//Outputsignaldividedbytworegclkout；always @(Posedgecolkinorposedgerst)if(rst)clkout aboutverilogone-2程序。
1、用 verilog编一个二分频的 程序要求 简单易懂要是有解释就更好了module(clkin，clkout，rst)；inputclkin//InputClockinputrst；//AsyncResetsignal，activehighoutputclkout//Outputsignaldividedbytworegclkout；always @(Posedgeclkinoposedgerst)如果(rst) clkout没有计时，
报警信号X保持6s的高度，但会在5s输出报警，和data2b10>10s的时序有点冲突。每隔10s输出一个报警信号，报警信号保持6sdata2b11>15s的定时。输出有效报警信号* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *。
2、写了一个 简单的 verilog 程序,仿真的时候为什么和我的逻辑正好是相反的...就是这个结果。你的模拟结果是正确的，但是你对always的理解是错误的，那么你怎么理解总是呢？我是自学的，希望大家能详细说说。问题可能出在这句话always @(Posedgeclkornegereset)begin if(！复位)Z1’bx；Elseif(x4b1111)//当这里定义的X等于1111时，Z等于0z1 b0else if(x4 b 0000)Z1 B1；elsez1 bxEnd your always语句后面是posedgeclk，后面应该是非阻塞赋值，也就是这个。
